日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年12月19日

出 願 番 号

Application Number:

特願2000-385523


出 顏 人 Applicant(s):

シャープ株式会社

2001年 9月13日

特許庁長官 Commissioner, Japan Patent Office





特2000-385523

【書類名】 特許願

【整理番号】 00J03872

【提出日】 平成12年12月19日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 29/786

G02F 1/136

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】 上田 徹

【特許出願人】

【識別番号】 000005049

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】 100101683

【弁理士】

【氏名又は名称】 奥田 誠司

【手数料の表示】

【予納台帳番号】 082969

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 【特許請求の範囲】

【請求項1】 半導体層と、前記半導体層上に形成された複数のゲート電極とを有する薄膜トランジスタであって、前記半導体層は、

間隔を開けて設けられ、ソース/ドレイン領域として機能する第1導電型の 第1高濃度不純物領域および第1導電型の第2高濃度不純物領域と、

前記第1高濃度不純物領域と第2高濃度不純物領域との間に位置し、それぞれが前記複数のゲート電極のそれぞれに対向するように設けられた第2導電型の複数のチャネル領域と、

前記複数のチャネル領域のうち隣接する2つのチャネル領域の間に設けられ た第1導電型の中間領域と、

前記複数のチャネル領域のうち前記第1高濃度不純物領域の最も近くに位置するチャネル領域である第1チャネル領域と前記第1高濃度不純物領域との間に位置する前記第1導電型の第1低濃度不純物領域と、

前記第1低濃度不純物領域とは異なるキャリア濃度を有し、前記第1低濃度 不純物領域と前記第1チャネル領域との間に位置する前記第1導電型の第3低濃 度不純物領域と、

前記複数のチャネル領域のうち前記第2高濃度不純物領域の最も近くに位置 するチャネル領域である第2チャネル領域と前記第2高濃度不純物領域との間に 位置する前記第1導電型の第2低濃度不純物領域と、

前記第3低濃度不純物領域とは異なるキャリア濃度を有し、前記第3低濃度 不純物領域と前記第2チャネル領域との間に位置する前記第1導電型の第4低濃 度不純物領域と

を有する薄膜トランジスタ。

【請求項2】 各領域のキャリア濃度が、実質的に以下のように設定される 請求項1に記載の薄膜トランジスタ。

第1高濃度不純物領域=第2高濃度不純物領域>第1低濃度不純物領域=第2 低濃度不純物領域>第3低濃度不純物領域=第4低濃度不純物領域=中間領域 【請求項3】 前記半導体層において、前記複数のチャネル領域、前記中間領域、前記第3低濃度不純物領域、および第4低濃度不純物領域には、略同じ濃度を有する第2導電型の不純物が選択的にドープされている請求項1または2に記載の薄膜トランジスタ。

【請求項4】 前記第3低濃度不純物領域および第4低濃度不純物領域には、前記第2導電型の不純物がドープされており、かつ、前記第1低濃度不純物領域および第2低濃度不純物領域にドープされた不純物と同一の第1導電型の不純物がドープされている請求項3に記載の薄膜トランジスタ。

【請求項5】 前記第3低濃度不純物領域および第4低濃度不純物領域のキャリア濃度と前記第1低濃度不純物領域および第2低濃度不純物領域のキャリア 濃度との差は、前記第3低濃度不純物領域および第4低濃度不純物領域にドーブ された前記第2導電型の不純物によって生じる請求項4に記載の薄膜トランジス タ。

【請求項6】 前記第1低濃度不純物領域の長さと前記第2低濃度不純物領域の長さとが実質的に等しい請求項1または2に記載の薄膜トランジスタ。

【請求項7】 前記第3低濃度不純物領域の長さと前記第4低濃度不純物領域の長さとが実質的に等しい請求項1または2に記載の薄膜トランジスタ。

【請求項8】 前記中間領域の長さは、前記第1低濃度不純物領域の長さと第3低濃度不純物領域の長さとを足した長さ、および前記第2低濃度不純物領域の長さと第4低濃度不純物領域の長さとを足した長さよりも短い請求項1または2に記載の薄膜トランジスタ。

【請求項9】 絶縁性基板上に半導体薄膜を形成する工程と、

前記半導体薄膜におけるチャネル領域として機能する部分を含む第1領域に第 1導電型の第1不純物を選択的にドープする工程と、

前記半導体薄膜上において、前記チャネル領域として機能する部分を覆うよう にゲート電極を形成する工程と、

前記ゲート電極を形成した後、前記ゲート電極をマスクとして、前記第1領域 と前記第1領域の外側領域とを含む第2領域に、第2導電型の第2不純物をドー プする工程と、 前記第1領域と前記第2領域とが重なる領域の外側において、前記重なる領域と所定間隔離れるように規定された第3領域に第2導電型の第3不純物を選択的にドープし、これにより、ソース領域およびドレイン領域として機能し得る領域を形成する工程と

を包含する薄膜トランジスタの製造方法。

【請求項10】 前記第2不純物のドーズ量は、前記第3不純物のドーズ量 よりも小さい請求項9に記載の薄膜トランジスタの製造方法。

【請求項11】 半導体層と、前記半導体層上に形成された複数のゲート電 極とを有する薄膜トランジスタであって、前記半導体層は、

間隔を開けて設けられ、ソース/ドレイン領域として機能する第1高濃度不純物領域および第2高濃度不純物領域と、

前記第1高濃度不純物領域と第2高濃度不純物領域との間に位置し、それぞれ が前記複数のゲート電極のそれぞれに対向するように設けられた複数のチャネル 領域と、

前記複数のチャネル領域のうち、隣接する2つのチャネル領域の間に設けられ た中間領域と、

前記複数のチャネル領域のうち前記第1高濃度不純物領域の最も近くに位置するチャネル領域である第1チャネル領域と前記第1高濃度不純物領域との間に位置する第1低濃度不純物領域と、

前記複数のチャネル領域のうち前記第2高濃度不純物領域の最も近くに位置するチャネル領域である第2チャネル領域と前記第2高濃度不純物領域との間に位置する第2低濃度不純物領域とを有し、

前記第1チャネル領域は第1のイントリンシックチャネル領域を有し、第2チャネル領域は第2のイントリンシックチャネル領域を有する薄膜トランジスタ。

【請求項12】 前記第1のイントリンシックチャネル領域および第2のイントリンシックチャネルは、前記ゲート電極によって実質的に覆われている請求項11に記載の薄膜トランジスタ。

【請求項13】 前記第1チャネル領域および第2チャネル領域のそれぞれは、前記第1のイントリンシックチャネル領域と前記中間領域との間、および前

記第2のイントリンシックチャネル領域と前記中間領域との間に位置するドープ ドチャネル領域を有している請求項11に記載の薄膜トランジスタ。

. .

【請求項14】 前記第1チャネル領域の前記ドープドチャネル領域、前記第2チャネル領域の前記ドープドチャネル領域、および前記中間領域には、所定の濃度を有する第1導電型の不純物が選択的にドープされている請求項13に記載の薄膜トランジスタ。

【請求項15】 前記第1低濃度不純物領域の長さと前記第2低濃度不純物領域の長さとが実質的に等しい請求項11に記載の薄膜トランジスタ。

【請求項16】 前記第1のイントリンシックチャネル領域の長さと、前記第2のイントリンシックチャネル領域の長さとが実質的に等しい請求項11に記載の薄膜トランジスタ。

【請求項17】 前記第1のイントリンシックチャネル領域および前記第2のイントリンシックチャネル領域の長さは、前記中間領域の長さ、前記第1低濃度不純物領域の長さ、および第2低濃度不純物領域の長さよりも短い請求項11に記載の薄膜トランジスタ。

【請求項18】 絶縁性基板上に半導体薄膜を形成する工程と、

前記半導体薄膜における第1領域に第1導電型の第1不純物を選択的にドープ する工程と、

前記半導体薄膜上において、前記第1領域および前記第1領域の外側領域を覆 うゲート電極を形成する工程と、

前記ゲート電極を形成した後、前記ゲート電極をマスクとして、前記第1領域 と前記第1領域の外側領域とを含む第2領域に、第2導電型の第2不純物をドー プする工程と、

前記第1領域と、前記ゲート電極によって覆われる領域とを含む第3領域の外側において、前記第3領域と所定間隔離れるように規定された第4領域に第2導電型の第3不純物を選択的にドープする工程と

を包含する薄膜トランジスタの製造方法。

【請求項19】 請求項1または11に記載の薄膜トランジスタ、前記薄膜トランジスタの第1高濃度不純物領域と電気的に接続される信号配線、前記ゲー

ト電極に電気的に接続されるゲート配線、および前記薄膜トランジスタの第2高 濃度不純物領域と電気的に接続される画素電極が形成された基板と、

前記画素電極の電位に応じて光学状態を変化させる液晶層と を備えるアクティブマトリクス型液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、アクティブマトリクス型液晶表示装置や密着型イメージセンサなどに適切に用いられる薄膜トランジスタおよびその製造方法に関する。

[0002]

【従来の技術】

近年、パーソナルコンピュータの表示装置、薄型テレビ、ビデオ撮像装置の表示装置等として、アクティブマトリクス型液晶表示装置が利用されている。アクティブマトリクス型液晶表示装置においては、薄膜トランジスタ(TFT:Thin Film Transistor)が、画素のオン/オフ状態を切り換えるスイッチング素子として広く用いられている。TFTは画素毎に設けられており、各画素の駆動は、それぞれに設けられたTFTによって制御される。

[0003]

TFTのゲートに走査信号が印加されTFTがオン状態となっているとき、TFTのドレインに接続された画素電極には、TFTのソースに接続された信号配線から所定の信号電圧が印加される。液晶表示装置では、画素電極に印加された信号電圧の大きさに応じて液晶の配向状態が変化し、これによって画像の表示が行なわれる。

[0004]

画素電極に所定の信号電圧を印加した後、この画素電極に新たな信号電圧を印加するまでの間(1フレーム期間)、TFTのゲートには走査信号が印加されずTFTはオフ状態にされている。この期間において、画素電極の電位を一定に保ち、所定の表示状態を維持するためである。TFTがオフ状態の間、TFTを流れる電流(リーク電流またはオフ電流)はできる限り小さいことが望ましい。オ

フ電流が大きい場合、液晶の配向状態が維持されず表示品位は低下してしまう。

[0005]

特に、半導体層として多結晶シリコン層を用いたTFTの場合、多結晶シリコンの電界効果移動度が高いことから、非晶質シリコン層を用いたTFTに比べてオフ電流が高くなる傾向がある。このため、画素電極の電位を維持することがより困難になる。

[0006]

また、表示装置の高精細化が進むにつれ、表示装置の画素数は増加してきている。画素数の多い表示装置では、より短い時間で画素を駆動する必要があるため、TFTのオン電流を高くする必要がある。

[0007]

さらに、液晶プロジェクタ用の小型高精細液晶ディスプレイなどにおいて、画素のサイズはますます縮小してきている。このようなディスプレイにおいて、表示画像の明るさを向上させるためには、画素領域における開口率を高める必要があり、TFTのサイズをより小さくすることが要求される。一方で、表示装置を高い歩留まりで生産するためには、種々の欠陥に起因したTFTのリーク不良対策が必要である。

[0008]

以上説明したように、TFT、特に小型高精細液晶ディスプレイの画素を駆動するために用いられるTFTは、以下に示すような特徴を有することが望ましい

- (1) リーク電流が小さい。
- (2) オン電流が大きい。
- (3) サイズが小さい。
- (4) リーク不良がない。

[0009]

このような特性を有するTFTとして、所謂マルチゲート構造と所謂LDD(Lightly Doped Drain)構造とを組み合わせた構造を有する TFTが、例えば、特開平7-263705号公報において記載されている。以 下、図13を参照して、上記公報に記載のTFTを説明する。

[0010]

図13に示す従来のTFT90では、半導体薄膜92上に絶縁膜94を介して一対のゲート電極96aおよび96bが形成されている。半導体薄膜92において、ゲート電極96aおよび96bの真下にはチャネル領域97aおよび97bがそれぞれ形成されており、チャネル領域97aおよび97bの外側には、低濃度不純物領域98aおよび98bと、高濃度不純物領域99aおよび99b(ソース領域およびドレイン領域)とが形成されている。また、チャネル領域間には低濃度不純物領域(中間領域)95が形成されている。

[0011]

このようにドレイン領域(高濃度不純物領域)99bとチャネル領域97bとの間に低濃度不純物領域(LDD領域)98bを設けることにより、ドレイン端での電界集中が緩和され、これによって、リーク電流が抑制される。また、マルチゲート型を採用し、等価回路的にはシングルゲート型のTFTを2つ直列接続する構成とすることによって、一方のTFTにリーク不良が生じた場合にも、他方のTFTによりスイッチング素子としての機能を果たすことができる。このため、リーク不良に対して冗長性を持たすことができる。

[0012]

さらに、上記公報に記載のTFT90は、中間領域95の長さが低濃度不純物領域98aおよび98bの長さの合計より短くなるように構成されており、これによってオン電流を大きくしている。また、TFT90は、ゲート電極間に高濃度不純物領域を有していない構成であるので、ゲート電極間の間隔を狭めることができ、これによりTFTの微細化が可能である。

[0013]

以下、図14を参照しながら、上記TFT90を備えた、液晶表示装置用のTFT基板の製造工程を説明する。

[0014]

まず、絶縁性基板91上における素子領域に、多結晶シリコン (Poly-Si) 等から形成される半導体薄膜92を設け、半導体薄膜92の表面部分を酸化

することなどによって、絶縁膜94を形成する(図14(a))。

[0015]

[0016]

次に、絶縁膜94で覆われた半導体薄膜92上に、ゲート電極96aおよび96bを形成する(図14(c))。ゲート電極96aおよび96bは、例えば、燐をドーピングした低抵抗のPoly-Si薄膜を成膜し、これに対して所定のパターニングを施すことによって形成される。なお、ゲート電極96aおよび96bを形成する前に、必要に応じて窒化シリコン膜などを設けても良い。

[0017]

その後、LDD領域を形成するために、ゲート電極96aおよび96bをマスクとしてセルフアライメントでP⁺イオン等を比較的低いドーズ量で半導体膜全面に注入する(図14(d))。これにより、ゲート電極で覆われない部分において低濃度不純物領域が形成される。

[0018]

次に、各ゲート電極の側面から所定の距離離れた部分まで覆うレジスト93を 形成し、このレジスト93をマスクとしてAs⁺イオン等の不純物を比較的高い ドーズ量で注入する(図14(e))。これにより、先に形成した低濃度不純物 領域の一部を高濃度不純物領域に転換する。高濃度不純物領域は、TFTのソー ス領域およびドレイン領域として機能する。

[0019]

このようにして形成されたTFTを絶縁性材料で覆い、注入不純物の活性化などを行ったのち、ソース領域の上部にコンタクトホールを形成する(図14 (f))。

[0020]

その後、導電性材料から形成される信号配線Sをコンタクトホールを介してソ

-ス領域と接触するように形成する。さらに、これらの全体を覆う絶縁膜を形成した後、ドレイン領域の上部にコンタクトホールを開口し、ITO等の材料を用いて透明電極(画素電極)Pをドレイン領域と接触するように形成する(図14(g))。これによって、アクティブマトリクス型液晶表示装置に用いられるTFT基板が完成する。

[0021]

【発明が解決しようとする課題】

上記従来のTFT90は、マルチゲート構造を有しているため、リーク不良が 発生する可能性を低下させることができる。また、中間領域を低濃度不純物領域 で形成したことで、ゲート電極間の間隔を狭めることが可能になり、これにより 、TFTのサイズを小さくすることができる。

[0022]

しかし、TFT90では、リーク電流を小さくし、かつ、オン電流を大きくすることが困難であった。TFT90において、低濃度不純物領域の不純物濃度を高くすると、オン電流を高くすることが可能であるが、この場合、リーク電流は増大してしまう。一方、不純物濃度を低くすると、リーク電流を低下させることができるが、この場合、オン電流は低下してしまう。

[0023]

本発明は、かかる諸点を鑑みてなされたものであり、その主な目的は、リーク 電流が小さく、オン電流が大きい薄膜トランジスタおよびその製造方法を提供す ることである。

[0024]

本発明の他の目的は、上記薄膜トランジスタを備え、表示品位が向上した液晶表示装置を提供することにある。

[0025]

【課題を解決するための手段】

本発明による薄膜トランジスタは、半導体層と、前記半導体層上に形成された 複数のゲート電極とを有する薄膜トランジスタであって、前記半導体層は、間隔 を開けて設けられ、ソース/ドレイン領域として機能する第1導電型の第1高濃 度不純物領域および第1導電型の第2高濃度不純物領域と、前記第1高濃度不純物領域と第2高濃度不純物領域との間に位置し、それぞれが前記複数のゲート電極のそれぞれに対向するように設けられた第2導電型の複数のチャネル領域と、前記複数のチャネル領域のうち隣接する2つのチャネル領域の間に設けられた第1導電型の中間領域と、前記複数のチャネル領域のうち前記第1高濃度不純物領域の最も近くに位置するチャネル領域である第1チャネル領域と前記第1高濃度不純物領域との間に位置する前記第1導電型の第1低濃度不純物領域と、前記第1低濃度不純物領域とは異なるキャリア濃度を有し、前記第1低濃度不純物領域と前記第1チャネル領域との間に位置する前記第1導電型の第3低濃度不純物領域と、前記複数のチャネル領域のうち前記第2高濃度不純物領域の最も近くに位置するチャネル領域である第2チャネル領域と前記第2高濃度不純物領域との間に位置する前記第1導電型の第2低濃度不純物領域と、前記第3低濃度不純物領域との間に位置する前記第1導電型の第2低濃度不純物領域とを有する。

[0026]

好ましい実施形態において、各領域のキャリア濃度は、実質的に次に示すように設定される。第1高濃度不純物領域=第2高濃度不純物領域>第1低濃度不純物領域>第3低濃度不純物領域=第4低濃度不純物領域=中間領域。

[0027]

好ましい実施形態において、前記半導体層において、前記複数のチャネル領域 、前記中間領域、前記第3低濃度不純物領域、および第4低濃度不純物領域には 、略同じ濃度を有する第2導電型の不純物が選択的にドープされている。

[0028]

好ましい実施形態において、前記第3低濃度不純物領域および第4低濃度不純物領域には、前記第2導電型の不純物がドープされており、かつ、前記第1低濃度不純物領域および第2低濃度不純物領域にドープされた不純物と同一の第1導電型の不純物がドープされている。

[0029]

好ましい実施形態において、前記第3低濃度不純物領域および第4低濃度不純物領域のキャリア濃度と前記第1低濃度不純物領域および第2低濃度不純物領域のキャリア濃度との差は、前記第3低濃度不純物領域および第4低濃度不純物領域にドープされた前記第2導電型の不純物によって生じる。

[0030]

好ましい実施形態において、前記第1低濃度不純物領域の長さと前記第2低濃度不純物領域の長さとが実質的に等しい。

[0031]

好ましい実施形態において、前記第3低濃度不純物領域の長さと前記第4低濃度不純物領域の長さとが実質的に等しい。

[0032]

好ましい実施形態において、前記中間領域の長さは、前記第1低濃度不純物領域の長さと第3低濃度不純物領域の長さとを足した長さ、および前記第2低濃度不純物領域の長さとを足した長さよりも短い。

[0033]

本発明の薄膜トランジスタの製造方法は、絶縁性基板上に半導体薄膜を形成する工程と、前記半導体薄膜におけるチャネル領域として機能する部分を含む第1 領域に第1導電型の第1不純物を選択的にドープする工程と、前記半導体薄膜上において、前記チャネル領域として機能する部分を覆うようにゲート電極を形成する工程と、前記ゲート電極を形成した後、前記ゲート電極をマスクとして、前記第1領域と前記第1領域の外側領域とを含む第2領域に、第2導電型の第2不純物をドープする工程と、前記第1領域と前記第2領域とが重なる領域の外側において、前記重なる領域と所定間隔離れるように規定された第3領域に第2導電型の第3不純物を選択的にドープし、これにより、ソース領域およびドレイン領域として機能し得る領域を形成する工程とを包含する。

[0034]

好ましい実施形態において、前記第2不純物のドーズ量は、前記第3不純物の ドーズ量よりも小さい。

[0035]

本発明の薄膜トランジスタは、半導体層と、前記半導体層上に形成された複数のゲート電極とを有する薄膜トランジスタであって、前記半導体層は、間隔を開けて設けられ、ソース/ドレイン領域として機能する第1高濃度不純物領域および第2高濃度不純物領域と、前記第1高濃度不純物領域と第2高濃度不純物領域との間に位置し、それぞれが前記複数のゲート電極のそれぞれに対向するように設けられた複数のチャネル領域と、前記複数のチャネル領域のうち、隣接する2つのチャネル領域の間に設けられた中間領域と、前記複数のチャネル領域のうち前記第1高濃度不純物領域との間に位置するチャネル領域である第1チャネル領域と前記第1高濃度不純物領域との間に位置する第1低濃度不純物領域と、前記複数のチャネル領域のうち前記第2高濃度不純物領域の最も近くに位置するチャネル領域である第2チャネル領域と前記第2高濃度不純物領域との間に位置する第2低濃度不純物領域とを有し、前記第1チャネル領域および第2チャネル領域のそれぞれは、第1のイントリンシックチャネル領域および第2のイントリンシックチャネル領域を有する。

[0036]

好ましい実施形態において、前記第1のイントリンシックチャネル領域および 第2のイントリンシックチャネルは、前記ゲート電極によって実質的に覆われて いる。

[0037]

好ましい実施形態において、前記第1チャネル領域および第2チャネル領域の それぞれは、前記第1のイントリンシックチャネル領域と前記中間領域との間、 および前記第2のイントリンシックチャネル領域と前記中間領域との間に位置す るドープドチャネル領域を有している。

[0038]

好ましい実施形態において、前記第1チャネル領域の前記ドープドチャネル領域、第2チャネル領域の前記ドープドチャネル領域、および前記中間領域には、 所定の濃度を有する第1導電型の不純物が選択的にドープされている。

[0039]

好ましい実施形態において、前記第1低濃度不純物領域の長さと前記第2低濃

度不純物領域の長さとが実質的に等しい。

[0040]

好ましい実施形態において、前記第1のイントリンシックチャネル領域の長さと、前記第2のイントリンシックチャネル領域の長さとが実質的に等しい。

[0041]

好ましい実施形態において、前記第1のイントリンシックチャネル領域および 前記第2のイントリンシックチャネル領域の長さは、前記中間領域の長さ、前記 第1低濃度不純物領域の長さ、および第2低濃度不純物領域の長さよりも短い。

[0042]

本発明の薄膜トランジスタの製造方法は、絶縁性基板上に半導体薄膜を形成する工程と、前記半導体薄膜における第1領域に第1導電型の第1不純物を選択的にドープする工程と、前記半導体薄膜上において、前記第1領域および前記第1領域の外側領域を覆うゲート電極を形成する工程と、前記ゲート電極を形成した後、前記ゲート電極をマスクとして、前記第1領域と前記第1領域の外側領域とを含む第2領域に、第2導電型の第2不純物をドープする工程と、

前記第1領域と、前記ゲート電極によって覆われる領域とを含む第3領域の外側において、前記第3領域と所定間隔離れるように規定された第4領域に第2導電型の第3不純物を選択的にドープする工程とを包含する。

[0043]

本発明のアクティブマトリクス型液晶表示装置は、上記何れかに記載の薄膜トランジスタ、前記薄膜トランジスタの第1高濃度不純物領域と電気的に接続される信号配線、前記ゲート電極に電気的に接続されるゲート配線、および前記薄膜トランジスタの第2高濃度不純物領域と電気的に接続される画素電極が形成された基板と、記画素電極の電位に応じて光学状態を変化させる液晶層と備える。

[0044]

なお、「第1導電型」および「第2導電型」の用語は、n型およびp型を区別するものとして用いられており、n型およびp型のうちの一方を「第1導電型」と称し、他方を「第2導電型」と称する。第1導電型はn型またはp型の何れかであり、第2導電型はp型またはn型の何れかである。

[0045]

【発明の実施の形態】

以下、図面を参照しながら、本発明の実施形態を説明する。

[0046]

(実施形態1)

図1は、実施形態1の薄膜トランジスタ10が形成された、アクティブマトリクス型液晶表示装置用のTFT基板(アクティブマトリクス基板)の1画素領域に対応する部分を示す。画素領域は、画素電極6に信号電圧を供給するための信号配線2と、ゲート電極18に走査信号を供給するためのゲート配線4とによって囲まれている。

[0047]

信号配線2とゲート配線4との交差部の近傍には、画素駆動用のスイッチング素子として形成されたマルチゲート型のTFT10が設けられている。TFT10のソースは、信号配線2と電気的に接続されている。また、TFT10を構成している一対のゲート電極18aおよび18bは、ゲート配線4から延びている。TFT10のドレインは、画素電極6と電気的に接続されている。

[0048]

図1に示す形態では、TFT10のドレインに接続されたドレイン電極8と、このドレイン電極8に対向するように形成された電極部を有する補助容量配線9とを用いて、図1において斜線で示す領域に補助容量C_Sが形成されている。ただし、補助容量は別の形態で形成されていてもよい。また、図1に示す形態では、TFT10のドレインは、ドレイン電極8を介して画素電極6に電気的に接続されているが、TFT10のドレインと画素電極6とが直接接続されていても良い。

[0049]

以下、図2および図3を参照しながら、実施形態1のTFT10の構成を説明する。なお、以下には、例として、nチャネル型のTFTの実施形態を説明するが、本発明はこれに限られず、pチャネル型のTFTであってもよい。

[0050]

TFT10は、石英基板などの絶縁性基板12上に形成されており、多結晶シリコンなどから形成される半導体層14と、半導体層14上にゲート絶縁膜16を介して形成された一対のゲート電極18とを備えている。一対のゲート電極18aおよび18bは、半導体層14の中央寄りの位置において互いに対して間隔を開けて設けられており、それぞれが半導体層14を横切るように延びている。

[0051]

半導体層14において、各ゲート電極18aおよび18bの下側には、それぞれチャネル領域20aおよび20bがゲート電極18aおよび18bに対して自己整合的に形成されている。TFT10の閾値電圧を所望の値に設定するために、チャネル領域にはBイオンなどのp型の不純物がドープされている。図2に示すように、チャネル長Lは、ゲート電極18のサイズによって決まり、チャネル幅Wは、半導体層14のサイズによって決まる。

[0052]

半導体層14の端部寄りの位置において、チャネル領域20aおよび20bを挟むようにして、n型の高濃度不純物領域28aおよび28bが設けられている。第1高濃度不純物領域28aおよび第2高濃度不純物領域28bは、TFT10のソース領域およびドレイン領域として機能する。

[0053]

n型第1高濃度不純物領域(ソース領域)28aと、これに近い方の第1チャネル領域20aとの間には、キャリア濃度の異なる2種類のn型低濃度不純物領域24aおよび26aが設けられており、これらによってLDD領域が構成されている。ソース領域28aに隣接する側の第1低濃度不純物領域26aのキャリア濃度に比べて、チャネル領域20aに隣接する側の第3低濃度不純物領域24aのキャリア濃度は低くなっている。

[0054]

同様に、第2高濃度不純物領域(ドレイン領域)28bと、これに近い方の第2チャネル領域20bとの間には、キャリア濃度の異なる2種類の低濃度不純物領域24bおよび26bが設けられており、これらによってLDD領域が構成されている。ドレイン領域28bに隣接する側の第2低濃度不純物領域26bのキ

ャリア濃度に比べて、チャネル領域20bに隣接する側の第4低濃度不純物領域24bのキャリア濃度は低くなっている。

[0055]

また、チャネル領域20aおよび20bの間には、n型の中間領域22が形成されている。

[0056]

半導体層14に形成された各領域のキャリア濃度は、各領域にドープされる n型不純物および/または p型不純物の濃度によって決まる。キャリア濃度は、ドープされている n型不純物の濃度 N_D と p型不純物の濃度 N_A との差(N_D - N_A)の絶対値で表され、各領域のキャリア濃度は、例えば、図 6(d)に示されるようなプロファイルを示す。各領域のキャリア濃度は、好ましくは、以下に示すように設定される。

ソース領域 2 8 a = ドレイン領域 2 8 b > 第1 低濃度不純物領域 2 6 a = 第2 低濃度不純物領域 2 6 b > 第3 低濃度不純物領域 2 4 a = 第4 低濃度不純物領域 2 4 b = 中間領域 2 2

[0057]

このように、TFT10では、ドレイン領域28bとチャネル領域20bとの間に、2種類のキャリア濃度を有する低濃度不純物領域24bおよび26bが形成され、よりゆるやかなキャリア濃度分布が実現される。これにより、ドレイン端での電界集中が小さくなり、リーク電流を低減することができる。

[0058]

また、チャネル領域20bと隣接する部分に第4低濃度不純物領域24bを設けたことによって、ドレイン領域28bと隣接する第2低濃度不純物領域26bのキャリア濃度を比較的高くした場合にも、リーク電流を低く抑えることができる。このようにすれば、第2低濃度不純物領域26bのキャリア濃度を従来の1段で形成されたLDD領域のそれよりも高く設定することが可能である。

[0059]

このように、低濃度不純物領域24bおよび26bを設け、それぞれの領域のキャリア濃度を適切に制御すれば、従来の1段のLDD構造を有するTFTに比

べて、低リーク電流化と高オン電流化とを両立させやすくなる。これにより、リーク電流を適切に抑制しつつTFT10のオン電流を実質的に高くすることが可能になる。

[0060]

次に、半導体層14における各領域の長さについて説明する。なお、各領域の 長さとは、半導体層14におけるドレイン領域からソース領域に向かう方向(あ るいは、ドレイン領域からソース領域に向かう方向)における長さ寸法を意味し ている。図3には、チャネル長Lとともに、第1低濃度不純物領域26aの長さ L1、第2低濃度不純物領域26bの長さL2、第3低濃度不純物領域24aの 長さL3、第4低濃度不純物領域24bの長さL4、および中間領域の長さLi が示されている。

[0061]

アクティブマトリクス型液晶表示装置では、TFTのドレインに接続されている液晶容量および補助容量に対して充電と放電とが行なわれる。このため、電流は、TFTのドレインーソース間を双方向に流れ得る。この場合、TFTの特性は対称性を有していることが望ましい。このため、第1低濃度不純物領域26aの長さL1=第2低濃度不純物領域26bの長さL2であることが望ましい。また、第3低濃度不純物領域24aの長さL3=第4低濃度不純物領域24bの長さL4であることが望ましい。

[0062]

このように、本実施形態のTFTでは、第1低濃度不純物領域のキャリア濃度 および長さと、第2低濃度不純物領域のキャリア濃度および長さとが等しく、ソ ースードレイン方向においてこれらが対称性を有していることが望ましい。また 、第3低濃度不純物領域のキャリア濃度および長さと、第4低濃度不純物領域の キャリア濃度および長さとが等しく、ソースードレイン方向においてこれらが対 称性を有していることが望ましい。

[0063]

また、オン電流を大きくするためには、中間領域の長さLiが比較的短いほうが良く、LDD領域の長さよりも短いことが好ましい。すなわち、L1+L3>

Liであることが望ましい。また、L2+L4>Liであることが望ましい。

[0064]

以下、図4および図5を参照しながら、TFT10を有するアクティブマトリクス型液晶表示装置用TFT基板の製造工程の実施例を説明する。

[0065]

[0066]

形成されたa-Si薄膜を、窒素雰囲気中で、600℃程度の温度で24h程度アニールすることによって、大粒径化された多結晶シリコン(Poly-Si)薄膜40を形成する。

[0067]

なお、上述のような方法とは異なり、基板12上に、LPCVD法を用いてP oly-Si薄膜40を成膜してもよい。この場合、必要に応じて、さらにSi イオンをイオン注入して一旦非晶質化させ、次に600℃程度の炉アニールでP oly-Si薄膜を大粒径化してもよい。また、このようにして形成されたPo ly-Si薄膜40に対して、さらにレーザーアニールを行ない、結晶性を改善 させてもよい。

[0068]

次に、図4(b)に示すように、Poly-Si薄膜40をパターニングし、各画素に対応して設けられる素子形成領域に選択的に残す。これによってTFTの半導体層14が形成される。なお、半導体層を形成する材料はPoly-Siに限られない。

[0069]

次に、図4 (c) に示すように、半導体層 14 の端部寄りの領域を選択的に覆うように形成されたフォトレジスト42 をマスクとして、 B^+ イオンを 1×10^1

 $^{1}\sim5\times10^{12}\,\mathrm{cm}^{-2}$ 程度のドーズ量で所定の領域 R 1 に注入する(イオン注入 A)。このように、本実施形態では、半導体層 1 4 において、TFTのチャネル 領域を含むように選択された所定の領域 R 1 のみに 1 型不純物をドープする。なお、 1 B 1 イオンに代えて B 1 F 2 イオンを用いても良い。

[0070]

次に、図4(d)に示すように、半導体層14の全体を覆うように、HTO(High Tempereture Oxide)を約80nmの厚みで堆積し、ゲート絶縁膜16を形成する。なお、半導体層14の表面部を酸化することによってゲート絶縁膜16を形成してもよい。

[0071]

次に、図4(e)に示すように、上記B⁺イオンを注入した領域R1(図4(c))の上方に、互いに間隔を開けて設けられた一対のゲート電極18aおよび18bを形成する。ゲート電極18aおよび18bのそれぞれは、p型不純物がドープされた領域R1を覆うように形成される。また、ゲート電極18aおよび18bのそれぞれは、所定の方向においてp型不純物がドープされた領域R1の境界から所定間隔だけ内側に離れた位置にゲート電極18aおよび18bの外側の端部18eが位置するように形成される。ゲート電極18aおよび18bは、図において紙面と略垂直な方向に延びており、好適には、半導体層14を横切っている。

[0072]

このゲート電極18aおよび18bは、例えば、ゲート酸化膜16上にLPCVD法でPo1y-Si薄膜を400nmの厚みで成膜した後、POC1₃ガスから燐をドーピングすることによって低抵抗Po1y-Si薄膜を形成し、このよう形成した導電膜をパターニングすることによって形成される。なお、この導電膜をパターニングする工程において、図1に示したゲート配線および補助容量配線も、ゲート電極18aおよび18bと同時に形成されて良い。

[0073]

後述するように、p型不純物がドープされた領域R1のうち、一対のゲート電極18aおよび18bによって覆われる領域がTFTのチャネル領域となる。各

チャネル領域におけるチャネル長Lは、各ゲート電極のサイズによって決まる。 チャネル長Lは、例えば約1. $5 \mu m$ に設定される。なお、チャネル幅W(図2 参照)は、例えば約 $1 \mu m$ に設定される。

[0074]

[0075]

次に、図4(f)に示すように、ゲート電極18a および18b をマスクとして P^+ イオンを $5\times10^{12}\sim5\times10^{13}$ c m $^{-2}$ 程度のドーズ量で注入する(イオン注入B)。 P^+ イオンに代えて As^+ イオンをドープしてもよい。半導体層14 には、ゲート電極18a および18b の下方の領域を除き、n型不純物がドープされた領域がゲート電極18a および18b に対して自己整合的に形成される。

[0076]

上述のように半導体層14には、ゲート電極を形成した後、p型不純物がドープされた領域R1および領域R1の外側領域を含む第2領域R2(本実施形態では、半導体層14の全面)にn型不純物がドープされる。このn型不純物のドーズ量は、上記p型不純物のドーズ量よりも実質的に大きい。これにより、ゲート電極によって覆われる領域(チャネル領域20aおよび20b)を除いて、半導体層14には多数キャリアを電子とするn型不純物領域が形成される。p型不純物イオンとn型不純物イオンとの両方が注入された領域には、キャリア濃度が比較的小さい低濃度のn型不純物領域が形成される。この低濃度のn型不純物領域のうち、チャネル領域20aおよび20b間に形成される領域が、中間領域22となる。

[0077]

次に、図5(g)に示すように、ゲート電極18aおよび18b、中間領域22、第3および第4低濃度不純物領域、および第3および第4低濃度不純物領域の外側に近接する領域を覆うレジスト44を形成する。レジスト44は、ゲート電極の端部18eから例えば1.5 μ m外側まで覆うように形成される。次に、このレジスト44をマスクとして、 P^+ イオンを $5\times10^{14}\sim5\times10^{15}$ c m $^{-2}$ のドーズ量で注入し(イオン注入C)、高濃度不純物領域28aおよび28bを形成する。このときの注入ドーズ量は、上記イオン注入Bにおける注入ドーズ量よりも、実質的に大きい。なお、 P^+ イオンに代えてAs $^+$ イオンをドープしてもよい。

[0078]

このように本実施形態では、第3および第4低濃度不純物領域24aおよび24bとして形成された、p型不純物とn型不純物とがドープされた領域(すなわち領域R1と領域R2とが重なる領域)の外側においてこの領域と間隔を開けて設けられる領域R3に、比較的高いドーズ量のn型不純物が選択的にドープされる。こうして形成された高濃度不純物領域28aおよび28bは、TFTのソース領域およびドレイン領域として機能する。

[0079]

また、高濃度不純物領域28aおよび28bと低濃度不純物領域24aおよび24bとの間には、上記イオン注入Bにおいて注入された不純物によってキャリア濃度が決まる第1および第2低濃度不純物領域26aおよび26bが形成される。

[0080]

このようにして、ソース領域とチャネル領域との間、およびドレイン領域とチャネル領域との間において、異なるキャリア濃度を有する2つの低濃度不純物領域で構成されたLDDが形成されたマルチゲート型TFT10が完成する。

[0081]

その後、上記イオン注入Cで用いたレジスト44を除去した後、図5(h)に示すように、常圧CVD法でBPSG等から形成される絶縁膜46を600nm

の厚さで基板全面上に成膜する。次に、950℃、30分間の窒素雰囲気中で熱処理を施し、半導体層14に注入された不純物の活性化を行う。さらに、半導体層14のソース領域28a及びドレイン領域28b上に第1コンタクトホール48および50を開口した後、A1Siなどから形成される導電膜を約600nmの厚さで形成し、所定の形状にパターニングする。これによって、コンタクトホール48および50を介してソース領域28a及びドレイン領域28bと接続されるソース電極(ソース配線)52およびドレイン電極54が形成される。

[0082]

その後、図5(i)に示すように、プラズマCVD法等を用いて基板の全面を 覆うように、P-SiNO膜56を約200nmの厚さで形成し、その上に、P -SiO膜57を約700nmの厚さで形成する。次に、アニールを施し、P-SiNO膜56中の水素をPoly-Si薄膜中に拡散させて水素化する。さら に、ドレイン電極54上に第2コンタクトホール58を開口し、ITO(インジ ウム錫酸化物)等から形成される透明導電膜を約150nmの厚さで形成し、こ れを所定の形状にパターニングすることによって画素電極59を形成する。

[0083]

上記の製造方法における個別の工程(膜の堆積およびパターニング工程やイオン注入工程等)は、公知の方法を用いて行なうことができる。

[0084]

このようにすれば、イオン注入A:ゲート電極形成前の閾値電圧制御用のイオン注入、イオン注入B:ゲート電極形成後の低濃度イオン注入、イオン注入C:ゲート電極形成後の高濃度イオン注入によって、TFT10を比較的容易な製造プロセスで作製することができる。イオン注入A~Cを行なうことによって、TFT10の半導体層14の各領域にドープされる不純物を下記表1に示す。

[0085]

【表1】

〇:注入有り

領域	注入A B+または BF ₂ +	注入B P*または A s ⁺	注入C P ⁺ または A s ⁺
チャネル領域	0		
中間領域	0	0	
第1及び第2低濃度不純 物領域		0	
第3及び第4低濃度不純 物領域	0	0	
第1及び第2高濃度不純 物領域		0	0

[0086]

上述したように、各イオン注入工程における注入量(ドーズ量)は、好ましくは、注入Aにおける注入量(注入量A): $1 \times 10^{11} \sim 5 \times 10^{12} \, \mathrm{cm}^{-2}$ 、注入Bにおける注入量(注入量B): $5 \times 10^{12} \sim 5 \times 10^{13} \, \mathrm{cm}^{-2}$ 、注入Cにおける注入量(注入量C): $5 \times 10^{14} \sim 5 \times 10^{15} \, \mathrm{cm}^{-2}$ であり、好ましくは、注入量C>注入量B>注入量Aである。

[0087]

図 6 に、各領域においてドープされた不純物の濃度プロファイルを示す。図 6 (a) にTFTの断面を示し、図 6 (b) に各領域においてドープされた n 型不純物の濃度 (N_D) プロファイルを示し、図 6 (c) に各領域においてドープされた p 型不純物の濃度 (N_A) プロファイルを示し、図 6 (d) に各領域においてドープされた n 型不純物の濃度と p 型不純物の濃度と n の絶対値(すなわち、キャリア濃度)を示す。

[0088]

図 6 (b) に示すように、チャネル領域 2 0 a および 2 0 b を除く各領域に n 型不純物がドープされており、第 1 ~第 4 低濃度不純物領域 2 4 a、 2 4 b、 2 6 a、 2 6 b、および中間領域 2 2 における不純物濃度 N D は実質的に等しく、第 1 および第 2 高濃度不純物領域 2 8 a および 2 8 b における不純物濃度 N D は

これよりも高い。また、図6(c)に示すように、p型不純物は、第3および第4低濃度不純物領域、チャネル領域20aおよび20b、および中間領域22に選択的にドープされており、これらの領域における不純物濃度 N_A は実質的に等しい。これにより、半導体層におけるキャリア濃度(N_D - N_A)は、図6(d)に示すように、高濃度不純物領域28aおよび28bとチャネル領域20aおよび20bとの間において、2段階で低下することになる。

[0089]

なお、上記実施形態では、n チャネル型T F T を説明したが、本発明のT F T は、p チャネル型T F T であっても良い。p チャネル型T F T の場合は、注入A において注入するイオンをP $^+$ またはA S $^+$ にし、注入B および注入C において注入するイオンをB $^+$ またはB F $_2$ $^+$ にすれば良い。

[0090]

図15は、上記TFT10を備えるTFT基板100aを用いて構成されたアクティブマトリクス型液晶表示装置(LCD)100を示す。LCD100は、TFT基板100aと、対向基板100bと、TFT基板100aと対向基板100bとの間に挟持された液晶層100cとを有している。なお、対向基板100bは、絶縁基板と、絶縁基板上に形成された対向電極(共通電極)とを有している。

[0091]

一般的なTNモードの液晶表示装置の場合、TFT基板100aおよび対向基板100bの液晶層100c側の表面に配向膜(不図示)が設けられ、TFT基板100aおよび対向基板100bのそれぞれの外側に偏光板(不図示)が設けられる。表示モードによっては、配向膜や偏光板を省略することができる。また、カラー表示を行なうために、対向基板100bにカラーフィルタ(不図示)が設けられていても良い。

[0092]

(実施形態2)

図7を参照しながら実施形態2のTFT60を説明する。実施形態2のTFT60が実施形態1のTFT10と異なる点は、3つのゲート電極18a、18b

、18c、およびこれに対応する3つのチャネル領域20a、20b、20cが設けられていることである。半導体層14において、各チャネル領域20a、20b、20cの間には中間領域22aおよび22bが設けられている。なお、実施形態1のTFT10と実質的に同様の機能を有する構成要素を同じ参照符号で示し、ここでは説明を省略する。

[0093]

TFT60では、第1高濃度不純物領域(ソース領域)28aと、これに近接するチャネル領域20aとの間において、キャリア濃度の異なる2つの低濃度不純物領域24aおよび26aが形成される。また、第2高濃度不純物領域(ドレイン領域)28bと、これに近接するチャネル領域20bとの間において、キャリア濃度の異なる2つの低濃度不純物領域24bおよび26bが形成される。

[0094]

中央のゲート電極18cに対応して設けられたチャネル領域20cとチャネル領域20aとの間、およびチャネル領域20cとチャネル領域20bとの間には、それぞれ中間領域20aおよび20bが設けられている。中間領域20aおよび20bは、低濃度不純物領域24aおよび24bと同様の不純物濃度プロファイルを有している。これらの中間領域において、キャリア濃度の異なる2種類の低濃度不純物領域が形成されている必要はない。

[0095]

なお、TFT60も、上記実施形態1のTFT10の製造方法と同様の方法によって作製することができる。

[0096]

(実施形態3)

図8を参照しながら実施形態3のTFT70の構成を説明する。なお、実施形態1のTFT10と実質的に同様の機能を有する構成要素を同じ参照符号で示し、ここでは説明を省略する。また、以下には、例として、nチャネル型TFTの実施形態を説明するが、本発明はこれに限られずpチャネル型TFTであってもよい。

[0097]

TFT70の半導体層14において、ゲート電極18aの下側には、第1ドープドチャネル領域72aおよび第1イントリンシックチャネル領域74aが形成されている。第1イントリンシックチャネル領域74aは、チャネル領域において、ソース領域(n型第1高濃度不純物領域)28aに近い側に形成されている。また、ゲート電極18bの下側には、第2ドープドチャネル領域72bおよび第2イントリンシックチャネル領域74bが形成されている。第2イントリンシックチャネル領域74bは、チャネル領域において、ドレイン領域(n型第2高濃度不純物領域)28bに近い側に形成されている。また、第1ドープドチャネル領域72aと第2ドープドチャネル領域72bとの間には、n型の中間領域22が形成されている。

[0098]

. . .

ドープドチャネル領域72 a および72 b には、TFT10の閾値電圧を所望の値に設定するために、Bイオンなどのp型の不純物がドープされている。一方、イントリンシックチャネル領域74 a および74 b には、このような不純物はドープされていない。ただし、イントリンシックチャネル領域74 a および74 b には、半導体層形成工程や不純物拡散工程などにおいて混入する不可避的な不純物が存在していても良い。

[0099]

また、ソース領域28aと、これに近い方の第1イントリンシックチャネル領域74aとの間には、n型の第1低濃度不純物領域76aが設けられおり、ドレイン領域28bと、これに近い方の第2イントリンシックチャネル領域74bとの間には、n型の第2低濃度不純物領域76bが設けられている。第1低濃度不純物領域76aのキャリア濃度は、ソース領域28aのキャリア濃度より小さく設定され、第2低濃度不純物領域76bのキャリア濃度は、ドレイン領域28bのキャリア濃度より小さく設定される。

[0100]

このように、TFT70では、ドレイン領域28bとドープドチャネル領域72bとの間に第2低濃度不純物領域76bおよび第2イントリンシックチャネル領域74bが形成されており、よりゆるやかなキャリア濃度分布が実現される。

これにより、ドレイン端での電界集中が小さくなり、リーク電流を低減することができる。また、第2ドープドチャネル領域72bと隣接する部分にイントリンシック領域74bを設け、リーク電流を抑制することによって、ドレイン領域28bと隣接する第2低濃度不純物領域76bのキャリア濃度を比較的高く設定することが可能である。このようにして、TFT70では、実施形態1のTFT10と同様、リーク電流を適切に抑制しつつオン電流を実質的に高くすることが可能になる。

[0101]

. . .

本実施形態のTFT70においても、ドレイン-ソース間を電流が双方向に流れ得る。この場合、TFT70の特性は対称性を有していることが望ましい。このため、第1低濃度不純物領域76aの長さと、第2低濃度不純物領域76bの長さとが実施的に等しいことが望ましい。また、第1イントリンシックチャネル領域74aの長さと、第2イントリンシックチャネル領域74bの長さとが実施的に等しいことが望ましい。

[0102]

また、オン電流を大きくするためには、髙抵抗を有する第1および第2イントリンシック領域の長さは比較的短い方が良い。このため、第1および第2イントリンシック領域の長さは、第1および第2低濃度不純物領域の長さよりも短い方が好ましく、また、中間領域の長さよりも短いことが好ましい。

[0103]

以下、図9および図10を参照しながら、TFT70を有するアクティブマトリクス型液晶表示装置用TFT基板の製造工程の実施例を説明する。なお、図4および図5において示した実施形態1のTFT10を製造するための工程と実質的に同様の工程については、ここでは詳細な説明を省略する。

[0104]

まず、図9(a)および(b)に示すように、実施形態1と同様の工程によって、絶縁性基板12上に半導体層14を形成する。

[0105]

次に、図9 (c)に示すように、半導体層14の端部寄りの領域を選択的に覆

うように形成されたフォトレジスト 80 をマスクとして、 B^+ イオンを 1×10^1 $^1\sim5\times10^{12}$ c m $^{-2}$ 程度のドーズ量で所定の領域 R 1 にイオン注入する(イオン注入A)。このように、本実施形態では、半導体層 1 4 において選択された所定の領域 R 1 のみに p 型不純物イオンを注入する。

[0106]

次に、図9(d)に示すように、実施形態1と同様の工程によって、半導体層14を覆うゲート絶縁膜16を形成する。

[0107]

次に、図9(e)に示すように、半導体層14上に、互いに間隔を開けて設けられた一対のゲート電極18aおよび18bを形成する。ゲート電極18aおよび18bのそれぞれは、p型不純物がドープされた領域R1の境界を覆うように(すなわち、領域R1と、領域R1の外側領域との両方を覆うように)形成される。

[0108]

領域R1のうち、一対のゲート電極18aおよび18bによって覆われる領域がTFTのドープドチャネル領域となる。また、領域R1の外側の領域のうち、一対のゲート電極18aおよび18bによって覆われる領域がTFTのイントリンシックチャネル領域となる。ドープドチャネル領域の長さおよびイントリンシックチャネル領域の長さは、ゲート電極の幅や、ゲート電極と領域R1との位置関係によって決定される。例えば、ゲート電極の幅を約1.5 μ mに設定した場合、ドープドチャネルの長さが約0.75 μ mとなるように、ゲート電極と領域R1との位置関係が制御される。また、中間領域の長さは、ゲート電極18aおよび18b間の距離によって決まる。中間領域の長さは、例えば、約1 μ mに設定される。

[0109]

次に、図9(f)に示すように、ゲート電極18a および18b をマスクとして、領域R1 および領域R1 の外側領域を含む第2 領域R2 (本実施形態では、半導体層14 の全面)に、 P^+ イオンを $5\times10^{12}\sim5\times10^{13}$ c m $^{-2}$ 程度のドーズ量で注入する(イオン注入B)。 P^+ イオンに代えて As^+ イオンを注入して

もよい。

[0110]

この工程において、p型不純物領域であるドープドチャネル領域72 a および72 b間に、n型の中間領域22がセルフアライメントで形成される。また、イントリンシックチャネル領域74 a および74 b の外側に、セルフアライメントでn型低濃度不純物領域が形成される。

[0111]

次に、図10(g)に示すように、ゲート電極18aおよび18b、中間領域22、およびイントリンシックチャネル領域74aおよび74bの外側に近接する n型低濃度不純物領域76a および76bを覆うレジスト82を形成する。レジスト82は、ゲート電極の端部18e から例えば 1.5μ m外側まで覆うように形成される。次に、このレジスト82をマスクとして、 P^+ イオンを 5×10^1 4~ 5×10^{15} c m $^{-2}$ のドーズ量で注入し(イオン注入C)、第1高濃度不純物領域(ソース領域)28a および第2高濃度不純物領域(ドレイン領域)28b を形成する。

[0112]

このようにして、ソース領域と第1ドープドチャネル領域との間、およびドレイン領域と第2ドープドチャネル領域との間において、低濃度不純物領域とイントリンシックチャネル領域とを有するマルチゲート型TFT70が完成する。

[0113]

なお、上述の実施形態3のTFT70の製造工程は、図9(c)に示すイオン 注入A工程においてマスク42(図4(c)参照)に代えてマスク80を用いる ことを除き、他の工程を全て実施形態1のTFT10の製造工程と同様にして行 なうことができる。

[0114]

その後、図10(h)に示すように、実施形態1と同様の工程によって、ソース領域28a及びドレイン領域28bと接続されるソース電極(ソース配線)52およびドレイン電極54を形成する。その後、図10(g)に示すように、実施形態1と同様の工程によって、ITO(インジウム錫酸化物)等から形成され

る画素電極59を形成する。

[0115]

このように、イオン注入A~Cを行なうことによって、TFT70を比較的容易な製造プロセスで作製することができる。TFT70の半導体層14の各領域にドープされる不純物を下記表2に示す。

[0116]

【表2】

〇:注入有り

領域	注入A B ⁺ または BF ₂ ⁺	注入B P+または A s ⁺	注入C P ⁺ またはA s ⁺
第1、第2ドープドチャネ ル領域	0		
中間領域	0	0	
第1及び第2低濃度不純 物領域		0	
第1及び第2イントリン シックチャネル領域			
第1及び第2高濃度不純 物領域		0	0

[0117]

上述したように、各イオン注入工程における注入量(ドーズ量)は、好ましくは、注入Aにおける注入量(注入量A): $1 \times 10^{11} \sim 5 \times 10^{12} \, \mathrm{cm}^{-2}$ 、注入Bにおける注入量(注入量B): $5 \times 10^{12} \sim 5 \times 10^{13} \, \mathrm{cm}^{-2}$ 、注入Cにおける注入量(注入量C): $5 \times 10^{14} \sim 5 \times 10^{15} \, \mathrm{cm}^{-2}$ であり、好ましくは、注入量C>注入量B>注入量Aである。

[0118]

図11において、各領域においてドープされた不純物の濃度プロファイルを示す。図11 (a) にTFT70の断面を示し、図11 (b) に各領域においてドープされたn型不純物の濃度 (N_D) プロファイルを示し、図11 (c) に各領域においてドープされたp型不純物の濃度 (N_A) プロファイルを示し、図11 (d) に各領域においてドープされたp型不純物の濃度 (N_A) プロファイルを示し、図11 (d) に各領域においてドープされたp2 で、型不純物の濃度とp2 で、型不純物の濃度とp2 を示す。

[0119]

図11(b)に示すように、ドープドチャネル領域72a、72bおよびイントリンシックチャネル領域74aおよび74bを除く各領域にn型不純物がドープされており、第1および第2低濃度不純物領域76a、76b、および中間領域22における不純物濃度 N_D は実質的に等しく、第1および第2高濃度不純物領域28aおよび28bにおける不純物濃度 N_D はこれよりも高い。また、図11(c)に示すように、p型不純物は、ドープドチャネル領域72aおよび72b、および中間領域22に選択的にドープされており、これらの領域における不純物濃度 N_A は実質的に等しい。これにより、半導体層におけるキャリア濃度(N_D - N_A)は、図11(d)に示すように、高濃度不純物領域28aおよび28bとドープドチャネル領域72aおよび72bとの間において、2段階で低下することになる。

[0120]

[0121]

(実施形態4)

図12を参照しながら実施形態4のTFT85を説明する。実施形態4のTFT85が実施形態3のTFT70と異なる点は、3つのゲート電極18a、18b、18cが設けられていることである。なお、実施形態3のTFT70と実質的に同様の機能を有する構成要素を同じ参照符号で示し、ここでは説明を省略する。

[0122]

TFT85では、第1高濃度不純物領域(ソース領域)28aに最も近いチャネル領域(第1ゲート電極18aの下方に設けられるチャネル領域)において、ドープドチャネル領域72aおよびイントリンシックチャネル領域74aが設けられている。また、第2高濃度不純物領域(ドレイン領域)28bに最も近いチ

ャネル領域(第2ゲート電極18bの下方に設けられるチャネル領域)において、ドープドチャネル領域72bおよびイントリンシックチャネル領域74bが設けられている。

[0123]

. . .

また、中央のゲート電極18cに対応して設けられたチャネル領域72cには、イントリンシックチャネル領域が設けられていない。チャネル領域72cの不純物濃度プロファイルは、ドープドチャネル領域72aおよび72bの不純物濃度プロファイルと同様である。

[0124]

なお、TFT85も、上記実施形態3のTFT70の製造方法と同様の方法によって作製することができる。

[0125]

【発明の効果】

本発明によれば、TFTのソースーチャネル間及びドレインーチャネル間のそれぞれにおいて、異なるキャリア濃度を有する少なくとも2つの領域を設けることによって、リーク電流を低減できるとともにオン電流を増大させることができる。また、マルチゲートLDD構造を有する従来のTFTに比べ、サイズを拡大することなく、また、リーク不良に対する冗長性を損なうこともない。

[0126]

特に、多結晶シリコンを半導体層に用いた小型・高密度・高精細のTFT液晶 表示装置において本発明の効果は顕著である。

【図面の簡単な説明】

【図1】

本発明の実施形態1によるTFTが設けられたアクティブマトリクス基板の模式的な平面図である。

【図2】

実施形態1のTFTの模式的な平面図である。

【図3】

実施形態1のTFTの模式的な断面図である。

【図4】

実施形態1のTFTの製造工程の一例を示す断面図であり、(a)~(f)はそれぞれ別の工程を示す。

【図5】

実施形態1のT F T の製造工程の一例を示す断面図であり、(g)~(i) は それぞれ別の工程を示す。

【図6】

実施形態1のTFTにドープされた不純物の濃度プロファイルを説明するための図であり、(a)はTFTの断面図を示し、(b)はn型不純物の濃度プロファイルを示し、(c)はp型不純物の濃度プロファイルを示し、(d)はキャリア濃度のプロファイルを示す。

【図7】

本発明の実施形態2によるTFTの模式的な断面図である。

【図8】

本発明の実施形態3によるTFTの模式的な断面図である。

【図9】

実施形態3のTFTの製造工程の一例を示す断面図であり、(a)~(f)はそれぞれ別の工程を示す。

【図10】

実施形態 3 のT F T の製造工程の一例を示す断面図であり、(g) \sim (i) は それぞれ別の工程を示す。

【図11】

実施形態3のTFTにドープされた不純物の濃度プロファイルを説明するための図であり、(a)はTFTの断面図を示し、(b)はn型不純物の濃度プロファイルを示し、(c)はp型不純物の濃度プロファイルを示し、(d)はキャリア濃度のプロファイルを示す。

【図12】

本発明の実施形態4によるTFTの模式的な断面図である。

【図13】

従来のTFTの模式的な断面図である。

【図14】

従来のTFTの製造工程を示す断面図であり、(a)~(g)はそれぞれ別の工程を示す。

【図15】


本発明によるアクティブマトリクス型液晶表示装置を模式的に示す断面図である。

【符号の説明】


- 10 薄膜トランジスタ
- 12 絶縁性基板
- 14 半導体層
- 16 絶縁膜
- 18a, 18b ゲート電極
- 20a, 20b チャネル領域
- 22 中間領域
- 24a 第3低濃度不純物領域
- 24b 第4低濃度不純物領域
- 26a 第1低濃度不純物領域
- 26b 第2低濃度不純物領域
- 28a 第1高濃度不純物領域
- 28b 第2高濃度不純物領域

【書類名】 図面


【図1】




【図2】




【図3】







【図5】




【図6】




【図7】





【図8】





【図9】

















【図10】




【図11】




【図12】




【図13】



【図14】



【図15】



【書類名】 要約書

【要約】

【課題】 リーク電流を抑制し、かつ、オン電流を高くすることができる薄膜トランジスタを提供する。

【解決手段】 薄膜トランジスタは、間隔を開けて設けられた n型高濃度不純物領域28aおよび28bと、n型高濃度不純物領域28aおよび28b間に位置し、複数のゲート電極18a, 18bにそれぞれ対向する複数のp型チャネル領域20a, 20bと、隣接するチャネル領域間に設けられた n型中間領域22と、高濃度不純物領域28aの最も近くに位置するチャネル領域20aと高濃度不純物領域28aとの間に位置する、キャリア濃度が異なる少なくとも2つのn型低濃度不純物領域26aおよび24aと、高濃度不純物領域28bの最も近くに位置するチャネル領域20bと高濃度不純物領域28bの最も近くに位置するチャネル領域20bと高濃度不純物領域28bとの間に位置する、キャリア濃度が異なる少なくとも2つのn型低濃度不純物領域26bおよび24bとを有する。

【選択図】 図3

出願人履歴情報

識別番号 [00005049]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 大阪府大阪市阿倍野区長池町22番22号

氏 名 シャープ株式会社